AI晶片大到極限？台積電與KLA揭密半導體良率與載板新戰局

30 秒看重點

• 事件：AI 晶片尺寸逼近全光罩物理極限，導致一片晶圓僅能切出 5 顆晶片，容錯率近乎為零。
• 意義：單靠微縮電晶體的摩爾定律已達瓶頸，晶片製造的勝負手轉向先進封裝與材料學。
• 影響：台灣的 CoWoS 封裝技術與高性能 ABF 載板，成為全球 AI 產能能否順利釋放的關鍵命命脈。

AI 晶片為什麼越做越大？良率危機如何解？

我們正處於一個「晶片巨無霸」的時代，為了在有限空間內塞進更多電晶體以榨出極致的 AI 算力，輝達（Nvidia）Blackwell 等次世代晶片尺寸已經逼近「全光罩極限（Reticle Limit）」。半導體檢測大廠科磊（KLA）指出，傳統晶圓可以切出成百上千顆微小晶片，壞掉一顆影響微乎其微；但現在的頂級 AI 晶圓，因為單顆晶片面積太大，整張 12 吋晶圓只能切出區區 5 顆。這意味著只要有一個微小灰塵或製程瑕疵，直接就報銷一顆，良率瞬間慘跌 20%，這在商業量產上是無法承受之重。與此同時，台積電副共同營運長侯永清直言，AI 產能面臨兩大挑戰：客戶需求太急，以及先進封裝與載板的供應鏈產能吃緊。這正是為什麼載板龍頭欣興電子董事長簡山傑強調「載板（substrate）」已成為突圍關鍵——沒有高品質、高精密度的載板在底座支撐，再強大的晶片也只是無法發揮的廢鐵。為了克服單一晶片過大的良率地獄，產業正加速轉向「小晶片（Chiplet）」設計，將大晶片拆成數個小模組，再透過先進封裝技術精準拼接。

1. 2024-03：Nvidia 發表 Blackwell 架構，採用雙晶粒（Die）左右拼接，封裝尺寸首度逼近單一晶片物理極限。
2. 近期：SEMI 國際半導體展中，KLA 與台積電、欣興等台廠不約而同針對全光罩尺寸下的「超低容錯率」與「先進封裝載板產能」提出警示與解方。

台灣怎麼看這件事？

這場大晶片危機，反而將台灣在全球半導體定位從「代工製造」推升至「生態系盟主」。當晶片無法再單靠縮小電晶體來提升效能時，台積電的 CoWoS 先進封裝技術與欣興、景碩等台廠生產的 ABF 載板，就成了 AI 產業續命的呼吸器。台灣擁有全球最完整的半導體聚落，從代工、檢測、封裝到載板，這種「一條龍」的聯合作戰能力在全球獨一無二。當全球晶片巨頭都在為 1% 的良率掙扎時，台廠的技術升級與產能調配，將直接決定全球 AI 科技巨頭的興衰，也讓台灣在這場算力軍備競賽中，握有絕對的戰略定價權。

編輯觀點

「大晶片」的物理極限，幫台灣築起了更深、更難跨越的科技護城河。過去市場只關注台積電的 3 奈米或 2 奈米先進製程，但現在，決定 AI 時代誰是贏家的關鍵，已經轉移到誰能搞定 CoWoS 封裝與 ABF 載板的物理良率。台灣半導體產業不該只是孤芳自賞，而是要加速防禦性關鍵技術的專利布局。因為當「一片晶圓只能切五顆」成為常態，誰能幫輝達多救回那一顆晶片，誰就是下一個掌控科技命脈的超級巨頭。

常見問題

什麼是全光罩尺寸（Reticle Limit）？

這是指光刻機（微影設備）在單次曝光時能掃描的最大極限面積（目前約為 858 平方毫米）。當 AI 晶片設計超過這個大小，就無法在單一晶片上直接製造，必須切分成多個小晶片再進行拼接。

為什麼 AI 晶片變大會讓良率變得極其敏感？

因為晶圓上的隨機缺陷密度是固定的。如果一張晶圓切成 100 顆晶片，壞 1 顆良率是 99%；如果晶圓只切成 5 顆超大晶片，壞 1 顆良率直接暴跌至 80%，生產成本會呈指數級飆升。

載板（Substrate）在這場危機中扮演什麼角色？

載板是晶片的「骨骼與神經網絡」，負責承載晶片並連接外部電路板。大尺寸 AI 晶片需要面積更大、層數更多且不能有一絲翹曲的 ABF 載板，稍有不慎就會導致整顆昂貴晶片報銷，技術門檻極高。

什麼是小晶片（Chiplet）技術？

這是一種「化整為零」的設計方法。不再勉強製造一顆巨大的晶片，而是將不同功能的電路拆成數個小晶片（Chiplet）分別製造，最後再透過先進封裝技術拼裝在一起，能大幅提升生產良率。

台灣供應鏈在這場良率戰中有何優勢？

台灣擁有全球唯一的半導體一體化生態系。從台積電的先進製程與 CoWoS 封裝，到欣興等廠的 ABF 載板，以及本地的高效檢測供應鏈，能以最短時間、最高效率幫全球客戶解決大晶片拼接的良率難題。

名詞小教室

全光罩尺寸（Reticle Limit）

就像是畫家一次能畫的最大畫布限制。當我們想畫一幅比畫布還大的巨作時，就不能只用一張紙，必須畫在好幾張紙上，再精準地拼貼在一起（這就是先進封裝）。

ABF 載板（ABF Substrate）

如同建案的「地基與水電管線」。它介於極其脆弱微小的奈米晶片與粗糙的綠色電路板之間，負責傳遞高速訊號並幫晶片穩固散熱，是晶片能正常運作的幕後功臣。